

McDermott, Will & Emery

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月24日

出願番号 Application Number:

特願2003-119925

[ST. 10/C]:

[JP2003-119925]

出 願 人
Applicant(s):

松下電器產業株式会社

2003年10月15日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

5037940217

【提出日】

平成15年 4月24日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 1/10

H03M 1/06

【発明者】

ψ.

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

森 宏一

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

多田 有作

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100105647

【弁理士】

【氏名又は名称】 小栗 昌平

【電話番号】

03-5561-3990

【選任した代理人】

【識別番号】

100105474

【弁理士】

【氏名又は名称】 本多 弘徳

【電話番号】

03-5561-3990

【選任した代理人】

【識別番号】 100108589

【弁理士】

【氏名又は名称】 市川 利光

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100115107

【弁理士】

【氏名又は名称】 高松 猛

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100090343

【弁理士】

【氏名又は名称】 栗宇 百合子

【電話番号】 03-5561-3990

【手数料の表示】

【予納台帳番号】 092740

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0002926

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 比較回路及びオフセット補償装置

【特許請求の範囲】

【請求項1】 第1のトランジスタと第2のトランジスタで形成する差動対とその負荷回路を有する差動回路により前記差動対に入力される2信号を比較する比較回路において、

前記差動回路を演算増幅回路として動作させる位相調整手段と、

前記差動回路の出力信号の位相を反転させる位相反転手段と、

前記位相調整手段により前記差動回路を演算増幅回路として動作させ且つ、前記差動対の第1のトランジスタと第2のトランジスタの各々に同一又は異なる電圧を与えた場合に、前記位相反転手段の出力信号を前記第1のトランジスタの基板バイアス電圧として帰還させるフィードバック手段と、

前記フィードバックされた前記第1のトランジスタの基板バイアス電圧を一定 時間保持する保持手段と、

を備える比較回路。

【請求項2】 反転信号と非反転信号を出力する対出力ポートを有する電子 装置の前記反転信号と非反転信号のオフセットを補償するオフセット補償装置に おいて、

所定の信号を前記電子装置に入力する入力手段と、

前記電子装置から前記所定の信号に対応して出力される反転信号とこの反転信号に関連のない基準信号との差分を求めて保持すると共にこの差分値を前記基準信号に反映させる調整手段と、

前記電子装置から前記所定の信号に対応して出力される非反転信号と、前記保持された差分を前記基準信号に反映した信号との差分を示すエラー信号を導き出す比較手段と、

前記エラー信号に応じた値を前記所定の信号に加算して前記入力手段により前 記電子装置に入力する演算手段と、

前記エラー信号の収束値を記憶する記憶手段と、

前記記憶された収束値を前記電子装置のオフセットを補償値とする補償手段と

を備えるオフセット補償装置。

【請求項3】 前記演算手段はカウンタである請求項2に記載のオフセット 補償装置。

【請求項4】 前記演算手段は加減算回路である請求項2に記載のオフセット補償装置。

【請求項5】 前記記憶手段は前記エラー信号の収束値の半分の値を記憶する請求項2から4のいずれか一項に記載のオフセット補償装置。

【請求項6】 前記保持手段及び前記比較手段は、請求項1に記載の比較回路である請求項2から5のいずれか一項に記載のオフセット補償装置。

【請求項7】 反転信号と非反転信号を出力する対出力ポートを有する電子 装置の前記反転信号と非反転信号のオフセットを補償するオフセット補償装置に おいて、

所定の信号を前記電子装置に入力する入力手段と、

前記電子装置から前記所定の信号に対応して出力される反転信号とこの反転信号と関連のない基準信号との差分を示す第1のエラー信号を導き出す第1の比較手段と、

前記第1のエラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する第1の演算手段と、

前記第1のエラー信号の収束値を記憶する第1の記憶手段と、

前記電子装置から前記所定の信号に対応して出力される非反転信号とこの非反 転信号に関連のない前記基準信号との差分を示す第2のエラー信号を導き出す第 2の比較手段と、

前記第2のエラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する第2の演算手段と、

前記第2のエラー信号の収束値を記憶する第2の記憶手段と、

前記第1、第2の記憶手段に記憶されたそれぞれの収束値を用いて前記電子装置のオフセット補償値を算出するオフセット補償手段と、

を備えるオフセット補償装置。

【請求項8】 前記オフセット補償値は、前記第1の記憶手段に記憶された値と、前記第2の記憶手段に記憶された値とを加算して算出される請求項7に記載のオフセット補償装置。

【請求項9】 前記第1、第2のエラー信号の収束値は、それぞれ半分にして前記第1、第2の記憶手段に記憶される請求項7に記載のオフセット補償装置。

【請求項10】 前記第1、第2の演算手段はカウンタである請求項7に記載のオフセット補償装置。

【請求項11】 前記第1、第2の演算手段は加減算回路である請求項7に 記載のオフセット補償装置。

【請求項12】 前記電子装置はD/A変換回路である請求項2から11のいずれか一項に記載のオフセット補償装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、例えばデジタル無線電話などに用いられるD/A変換器のDCオフセット電圧の補償を行うオフセット補償装置及びこのオフセット補償装置に用いられ、D/A変換器のオフセットを測定する比較回路に関する。

[0002]

【従来の技術】

デジタル無線電話においては、送信されるべき信号の変調が変調器のデジタル部分で行われ、その後、変調されたデジタル信号がD/A変換器によってアナログ信号に変換される。アナログ信号は、無線電話の無線周波数部に結合されて無線信号として発信される。このD/A変換器については次のような問題がある。

[0003]

すなわち、D/A変換器の出力に低レベルのゆっくりと変化するDCオフセットが生じることである。通常、これは回路部品の特性が理想通りに得られないためであって、変換されるべきデジタル信号には関係ない。しかし、このDCオフセットが生じると、移動電話の発信信号における搬送波の漏洩という好ましくな

い結果をD/A変換器に生じ、これが信号の送信を妨害する。従ってD/A変換器のDCオフセットを補償することが望ましい。

[0004]

D/A変換器のDCオフセットをキャンセルするためには、まず、オフセット量を測定する必要があり、このためにコンパレータ(電圧比較回路)が用いられる。このコンパレータによる比較結果に基づいて、オフセットを補償するための制御信号を得て、D/A変換器のDCオフセットをキャンセルする構成が公知である(特許文献1参照)。

[0005]

上述したように、D/A変換器のDCオフセットをキャンセルするためには、オフセット量をコンパレータで測定する必要がある。正しくオフセット量を測定するためには、当然のことながら、コンパレータ自体のオフセットが、所定の範囲内に収まっている必要がある。コンパレータ(電圧比較回路)は差動増幅器を主体として構成され、差動増幅回路(差動回路)は左右の電流能力がバランスするように設計される。しかし、実際に差動増幅回路を構成するトランジスタのサイズのばらつき等に起因して、オフセット(差動対をなす各トランジスタの特性のばらつき)が生じるのが通常である。

[0006]

【特許文献 1】

特開平7-202693号公報(第4頁、第1図)

[0007]

【発明が解決しようとする課題】

上記のような差動対をなす各トランジスタの特性のばらつきで生じるコンパレータのオフセット量はかなりばらつき、そのオフセット量は、時には、許容範囲を大きく逸脱する場合もある。このような許容範囲を超えるオフセットを持つコンパレータを用いて、D/A変換器のDCオフセットを調整した場合、つまり、精度の低いコンパレータを用いて負帰還制御によるD/A変換器のオフセット調整を実行した場合、本来なら、オフセットが数mVに収まるはずのものが、依然として20mV以上のオフセットが残っている場合もあることが確認された。

[0008]

このような問題をなくすには、D/A変換器のDCオフセットのキャンセルに使用されるコンパレータのオフセット(左右の電流能力のオフセット)をキャンセルする必要がある。しかし、現実には、コンパレータのオフセット調整のためだけに専用回路を設けることは、半導体装置(IC)の占有面積の増大防止の観点、あるいは低消費電力の要請などからみて困難である。上記に述べたようなDCオフセットの補償方法は、オフセット量を測定するコンパレータの精度が非常に重要となるため、別の手段が必要である。

[0009]

本発明は上記事情に鑑みてなされたもので、測定するオフセット量の精度を安価に向上させることができる比較回路及びこの比較回路を用いてD/A変換器のオフセットを安価に高精度でキャンセルすることができるオフセット補償装置を提供することを目的とする。

[0010]

【課題を解決するための手段】

請求項1記載の比較回路は、第1のトランジスタと第2のトランジスタで形成する差動対とその負荷回路を有する差動回路により前記差動対に入力される2信号を比較する比較回路において、前記差動回路を演算増幅回路として動作させる位相調整手段と、前記差動回路の出力信号の位相を反転させる位相反転手段と、前記位相調整手段により前記差動回路を演算増幅回路として動作させ且つ、当該差動対の第1のトランジスタと第2のトランジスタの各々に同一又は異なる電圧を与えた場合に、前記位相反転手段の出力信号を前記第1のトランジスタの基板バイアス電圧として帰還させるフィードバック手段と、前記フィードバックされた前記第1のトランジスタの基板バイアス電圧を一定時間保持する保持手段とを確える。

$[0\ 0\ 1\ 1\]$

上記構成によれば、位相調整を行って差動回路を演算増幅回路として動作させた後、差動対回路の第1のトランジスタと第2のトランジスタの各々に同一又は 異なる電圧を与えた場合に、負荷回路を通して出力される出力電圧を位相反転し て第1のトランジスタの基板に印加する。これにより、第1のトランジスタの基板と第2のトランジスタ基板の電位が等しくなるため、両トランジスタの特性を同一にしてそれを一定時間保持することにより、比較回路のオフセット量を低減して比較精度を向上させる回路を簡単な構成で構築することができる。

[0012]

請求項2記載のオフセット補償装置は、反転信号と非反転信号を出力する対出力ポートを有する電子装置の前記反転信号と非反転信号のオフセットを補償するオフセット補償装置において、所定の信号を前記電子装置に入力する入力手段と、前記電子装置から前記所定の信号に対応して出力される反転信号とこの反転信号に関連のない基準信号との差分を求めて保持すると共にこの差分値を前記基準信号に反映させる調整手段と、前記電子装置から前記所定の信号に対応して出力される非反転信号と、前記保持された差分を前記基準信号に反映した信号との差分を示すエラー信号を導き出す比較手段と、前記エラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する演算手段と、前記エラー信号の収束値を記憶する記憶手段と、前記記憶された収束値を前記電子装置のオフセットを補償値とする補償手段とを備える。

[0013]

上記構成によれば、所定の信号を前記電子装置に入力した時に出力される反転信号と基準信号の差分を求めて保持すると共に、この差分値を前記基準信号に反映させる。次に前記所定の信号に対応した前記電子装置から出力される非反転信号と前記差分が前記基準信号に反映された信号との差分を示すエラー信号を導き出し、このエラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する動作を繰り返し、その結果、前記エラー信号が収束した時の値を電子装置のオフセットを補償値とする。この際、前記基準信号に反映された信号との差分を示すエラー信号を導き出す比較手段として精度の高いものを使用すれば、電子装置のオフセットを補償値の精度を高めることができる。

[0014]

請求項3記載のオフセット補償装置は、請求項2記載のオフセット補償装置に

おいて、前記演算手段はカウンタであることを特徴とする。

[0015]

上記構成によれば、比較手段からエラー信号が出力されている時にカウンタを動作させ、比較手段からのエラー信号がなくなった時にカウンタの動作をリセットすれば、リセット直前のカウンタ値がエラー信号の収束値となる。

[0016]

請求項4記載のオフセット補償装置は、請求項2記載のオフセット補償装置において、前記演算手段は加減算回路であることを特徴とする。

$[0\ 0\ 1\ 7]$

上記構成によれば、比較手段からエラー信号が出力されている時に加減算回路 (アップダウンカウンタ)を動作させ、比較手段からのエラー信号がなくなった 時に加減算回路の動作をリセットすれば、リセット直前の加減算値がエラー信号 の収束値となる。この場合は、比較手段から出力されるエラー信号の極性によって加減算回路を加算させたり、減算させることことができるため、エラー信号の 極性に拘らずエラー信号の収束値を求めることができる。

[0018]

請求項5記載のオフセット補償装置は、請求項2から4のいずれか一項記載のオフセット補償装置において、前記記憶手段は前記エラー信号の収束値の半分の値を記憶することを特徴とする。

[0019]

上記構成によれば、エラー信号の収束値の半分の値を前記記憶手段に保持し、この値をオフセット補償値として用いると、反転信号が半分しか補正されないが、非反転信号も逆補正されるため、電子装置のオフセットをキャンセルすることができ、電流加算型D/A変換器にも対応することができる。

[0020]

請求項6記載のオフセット補償装置発明は、請求項2から5のいずれか一項記載のオフセット補償装置において、前記調整手段及び前記比較手段は、請求項1 に記載の比較回路であることを特徴とする。

[0021]

上記構成によれば、請求項1に記載の比較回路の差動回路の2入力に基準信号に対して差分を与えた場合、その出力電圧を位相反転して第1のトランジスタの基板に印加することにより、差分が基準信号に加算されて差分を基準信号に反映させることができる。従って、比較回路として機能する時は差分が反映された基準信号と比較対象の非反転信号と比較することにより比較回路のオフセットの影響を排除でき、精度の高い比較動作を行うことができる。

[0022]

請求項7記載のオフセット補償装置は、反転信号と非反転信号を出力する対出力ポートを有する電子装置の前記反転信号と非反転信号のオフセットを補償するオフセット補償装置において、所定の信号を前記電子装置に入力する入力手段と、前記電子装置から前記所定の信号に対応して出力される反転信号とこの反転信号と関連のない基準信号との差分を示す第1のエラー信号を導き出す第1の比較手段と、前記第1のエラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する第1の演算手段と、前記第1のエラー信号の収束値を記憶する記憶手段と、前記電子装置から前記所定の信号に対応して出力される非反転信号とこの非反転信号に関連のない前記基準信号との差分を示す第2のエラー信号を導き出す第2の比較手段と、前記第2のエラー信号に応じた値を前記所定の信号に加算して前記入力手段により前記電子装置に入力する第2の演算手段と、前記第2のエラー信号の収束値を記憶する第2記憶手段と、前記第1、第2の記憶手段に記憶されたそれぞれの収束値を用いて前記電子装置のオフセット補償値を算出するオフセット補償手段とを備える。

[0023]

上記構成によれば、所定の信号を電子装置に入力し、前記所定の信号に対応した前記電子装置からの反転信号とこの反転信号と関連のない基準信号との差分を示す第1のエラー信号を導き出し、この第1のエラー信号に応じた値を前記所定の信号に加算して前記電子装置に入力することを繰り返して第1のエラー信号の収束値を求めて記憶する。その後、前記所定の信号に対応した前記電子装置からの非反転信号とこの非反転信号と関連のない前記基準信号との差分を示す第2のエラー信号を導き出し、この第2のエラー信号に応じた値を前記所定の信号に加

算して前記電子装置に入力することを繰り返して第2のエラー信号の収束値を求めて記憶する。次に、第1、第2のエラー信号の収束値に演算を施して、第1、第2のエラー信号を導く時に入り込んだ第1、第2の比較手段のオフセットをキャンセルして、第1、第2の比較手段が有する比較動作時のオフセットの影響を受けない精度の高い電子装置のオフセット補償値を得ることができ、第1、第2の比較手段として通常の比較回路を用いることができる。

[0024]

請求項8記載のオフセット補償装置は、請求項7記載のオフセット補償装置に おいて、前記オフセット補償値は、前記第1の記憶手段に記憶された値と、前記 第2の記憶手段に記憶された値とを加算して算出されることを特徴とする。

[0025]

上記構成によれば、第1、第2の記憶手段に記憶されている第1、第2のエラー信号の収束値を加算すれば、第1、第2の比較手段のオフセットが逆相のため、これらオフセットがキャンセルされ、加算値を半分にすれば、第1、第2の比較手段のオフセットの影響のない精度の高い電子装置のオフセット補償値を得ることができる。

[0026]

請求項9記載のオフセット補償装置は、請求項7記載のオフセット補償装置に おいて、前記第1、第2のエラー信号の収束値は、それぞれ半分にして前記第1 、第2の記憶手段に記憶されることを特徴とする。

[0027]

上記構成によれば、第1、第2の記憶手段に記憶されている第1、第2のエラー信号の収束値が既に半分のため、これら収束値を加算して第1、第2の比較手段のオフセットをキャンセルすれば、直ちに、精度の高い電子装置のオフセット補償値を得ることができる。

[0028]

請求項10記載のオフセット補償装置は、請求項7記載のオフセット補償装置において、前記第1、第2の演算手段はカウンタであることを特徴とする。

[0029]

上記構成によれば、比較手段からエラー信号が出力している時にカウンタを動作させ、第1、第2の比較手段からの第1、第2のエラー信号がなくなった時にカウンタの動作をリセットすれば、リセット直前のカウンタ値が第1、第2のエラー信号の収束値となる。

[0030]

請求項11記載の発明は、請求項7記載のオフセット補償装置において、前記 第1、第2の演算手段は加減算回路であることを特徴とする。

[0031]

上記構成によれば、第1、第2の比較手段から第1、第2のエラー信号が出力されている時に加減算回路(アップダウンカウンタ)を動作させ、第1、第2の比較手段からの第1、第2のエラー信号がエラー信号がなくなった時に加減算回路の動作をリセットすれば、リセット直前の加減算値がエラー信号の収束値となる。この場合は、第1、第2の比較手段からエラー信号の極性によって加減算回路を加算させたり、減算させることことができるため、エラー信号の極性に拘らずエラー信号の収束値を迅速に求めることができる。

[0032]

請求項12記載のオフセット補償装置は、請求項2から11のいずれか一項記載のオフセット補償装置において、前記電子装置はD/A変換回路であることを特徴とする。

[0033]

上記構成によれば、D/A変換回路のオフセットが精度良くキャンセルされ、 変換精度を向上させることができる。

[0034]

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。

(実施の形態1)

図1は、本発明の第1の実施の形態に係る比較回路の構成を示す回路図である。第1の実施の形態の比較回路(以降、コンパレータとも称する)は、図示のように、差動対をなすNMOSトランジスタN1, N2と、定電流源トランジスタ

N3と、カレントミラーを構成する負荷トランジスタ(PMOSトランジスタ) P1, P2と、プッシュプル方式の出力段回路を構成する出力段トランジスタ(PMOSトランジスタP3と、定電流源トランジスタN4とからなる)と、位相調整抵抗Rc、位相調整容量Cc、オフセット調整時にオン状態となるスイッチSW2から成る位相調整回路410と、DCカットオフコンデンサC1と、スイッチSW1と、スイッチSW3と、入力端子T1と入力端子T2を備える。

[0035]

ここで、差動対トランジスタN1には、入力端子T1を介して入力電圧(INPUT)または基準電圧(バイアス電圧とも称する:Vref)が与えられる。また、差動対トランジスタ(N2)には、入力端子T2を介して、常に、基準電圧(Vref)が与えられる。

[0036]

図1に記載されている各トランジスタに付される"N"は、N型のMOSトランジスタを意味し、"P"は、P型のMOSトランジスタを意味する。VDDは電源電圧(例えば3V)であり、VSSは回路の最低電圧(GND)である。スイッチSW1~SW3は、それぞれ通常動作モードとオフセット調整モードとを選択的に切り替えるために設けられている。

[0037]

入力信号(INPUT)を受けるスイッチSW3は、通常動作時にはa端子側に切り替えられ、オフセット調整モードのときにはb端子側に切り替えられる。 同様に、スイッチSW1は、通常動作時にはa端子側に切り替えられ、オフセット調整モードのときにはb端子側に切り替えられる。

[0038]

さらに、スイッチSW2はオフセット調整モードにおいてオンし、コンパレータとしての通常動作時にはオフする。これは以下の理由による。すなわち、オフセット調整のための負帰還制御を行う場合には、基板バイアスを制御するための制御信号がリニアに変化する必要があり、そのため、アナログ回路の線形領域の動作が要求される。

[0039]

従って、オフセット調整モードではスイッチSW2をオンして、位相調整回路 410をアクティブとする。これにより、コンパレータをオペレーショナルアン プ(オペアンプ)として動作させることができる。

[0040]

なお、図1において、コンデンサC1は、NMOSトランジスタN1の基板バイアスが、ソース電位や、あるいはNMOSトランジスタN2の基板電位に影響を与えるのを防止する直流カットコンデンサとして機能する。さらに、このコンデンサC1は、オフセット調整が終わって、スイッチSW1、SW3がa端子側に切り替えられた後も、少なくとも所定の時間は、NMOSトランジスタN1の基板に、調整された電圧を与え続けるための保持コンデンサとしても機能する。

[0041]

図2は、図1の回路のうち差動対をなすトランジスタ(N1, N2)の、半導体デバイスの断面構造を示す図である。図示のように、トランジスタ(N1, N2)はダブルウエル構造が採用され、P型基板11中にN型ウエル12が形成され、そのN型ウエル中にP型ウエル14, 16が形成されている。そして、各P型ウエル14, 16中に、ソース・ドレイン層(18, 20, 22, 24)が形成されている。

[0042]

図2の左側に示されるのがトランジスタN1であり、右側に示されているのがトランジスタN2である。トランジスタN1の基板バイアスというときは、図2では、P型ウエル14の電圧を意味する。また、後で説明するように、差動対トランジスタN1のサイズは、差動対トランジスタN2のサイズよりも大きく設定するのが望ましい(この点については、図6、図7を用いて後述する)。

[0043]

以下、図3から図7を用いて、図1に示す本発明のコンパレータのオフセット 調整時の動作について説明する。但し、図3から図6の回路は、図1の回路と同 じであるが、図1よりも理解が容易になるように配慮して作成されている。従っ て、図3から図6では、図1の定電流源トランジスタ(N3、N4)は、それぞ れ定電流源(ISW1, ISW2)として簡略化されて描かれている。また、後 で説明するように、差動対トランジスタN1のサイズ(つまり、MOSトランジスタのチャネルコンダクタンス:W/L)は、差動対トランジスタN2のサイズよりも大きく設定する(例えば、2倍のサイズとする)のが望ましい。

[0044]

オフセット調整モードでは、図3に示されるように、スイッチSW1はb端子側に切り替えられる。これにより、差動対トランジスタN1, N2のゲート電圧 Vin1、Vin2は、基準電圧Vrefに固定される。上述のように、差動回路の左側と右側の電流量は理論値では同じであるが、実際は、種々の要因により、アンバランスが生じる。本実施の形態によれば、アンバランスが解消される方向に自動的に調整され、この調整は、MOSトランジスタの基板バイアスを変化させることにより実現される。

[0045]

具体的な説明に入る前に、MOSトランジスタの閾値電圧Vthと、基板バイアスとの関係について説明する。NMOSトランジスタの閾値電圧Vthは、下記(1)式のように表される。

[0046]

V t h = 2 ϕ B + {2 ϵ S q NA (2 ϕ B + VBS) } 1/2 C i ... (1)

ここで、 ϕ B は基板のポテンシャル、 ϵ S はシリコンの誘電率、 q は単位電荷、 C i はゲート容量を示す。

[0048]

閾値電圧Vthは、ソース電位VBS(すなわち、基板を基準としたソースの電位)に依存し、この値が大きくなるほど、閾値電圧(反転電圧)Vthは増大する。

[0049]

ここで、基板電位を固定してソース電位を上昇させることと、ソース電位を固定して基板電位を低下させることは等価であり、どちらも、基板電位からみたソース電位を上昇させることである。この場合には、上述の(1)式から、閾値Vthは上昇することになる。

[0050]

以下、各種のオフセットの自動調整動作を、図3から図7を参照して説明する 、

(1) 基板電位調整動作

まず、差動対トランジスタ(NMOSトランジスタ:以下、単に、トランジスタと記載する)N1の基板電位を、自動的に調整するための動作を図3を用いて説明する。図3では、負帰還動作が明確に理解できるように、回路の所定箇所の電圧の変化を、1~5の符号が付された矢印で示している。上を指す矢印は電圧の上昇を意味し、下を指す矢印は、電圧の下降を意味する。

[0051]

図3のコンパレータ(位相調整器410がオンのときは、オペアンプとして機能する)の場合、トランジスタN1の基板電位は固定されていない。よって、初期状態では、トランジスタN1の基板電位が決まっておらず、不安定な状態である。

[0052]

仮に、トランジスタN1の基板電位がトランジスタN2の基板電位より低いとすると(図3の矢印1)、上述の説明のように、トランジスタN1の閾値電圧Vthが高くなる。よって、トランジスタN1の電流能力は、トランジスタN2の電流能力よりも低くなる。

[0053]

この状態は、トランジスタN1のゲート電圧(VN1)が、トランジスタN2のゲート電圧(VN2)よりも低い状態と同じである(図3の矢印2)。従って、差動増幅回路50(図3では、太い点線の三角形で示されている)の出力信号は入力信号と同相の関係にあるから、差動増幅回路50の出力信号の電圧も低下する(図3中の矢印3)。

[0054]

差動増幅器50の出力信号は、ソース接地PMOSトランジスタ (P3) にて、その電圧レベルが反転される。従って、ソース接地PMOSトランジスタ (P3) の出力電圧のレベルは上昇する (図3中の符号4)。現在、スイッチSW1

はb側に切り替えられているため、ソース接地PMOSトランジスタ (P3) の 出力電圧は、差動増幅回路50内の差動対トランジスタN1の基板バイアスとし て、フィードバックされる。

[0055]

従って、ソース接地PMOSトランジスタ(P3)の出力電圧は、そのまま、 差動対トランジスタN1の基板電位となる。よって、トランジスタN1の基板電位が上昇する(図3中の符号5)。この動作を繰り返しにより、トランジスタN1の基板電位は、トランジスタN2の基板電位と同じになって安定する。この動作は、Vin1=Vin2の条件下で、差動増幅回路の左側の系(P1-N1の系)と右側の系(P2-N2の系)が同一の特性になるように、トランジスタN1の基板電位が調整されることを意味する。

[0056]

(2) 差動対トランジスタの電流能力のオフセットを調整する動作

トランジスタを製造する際のばらつきに起因して、差動対トランジスタ (N1 N2) の電流能力にオフセットが生じる場合が多い。以下、図4を用いて、差動対トランジスタの電流能力のオフセットを調整する動作について説明する。

[0057]

ここでは、差動対トランジスタN1 (左のトランジスタ) の方が、トランジスタN2 (右のトランジスタ) よりも電流能力が高くなった場合を想定する。つまり、図4中に記載されるように、差動回路の左の系を流れる電流 I1の電流量は、右の系を流れる電流 I2の電流量よりも大きい(図4の矢印1)。

[0058]

このような状態は、トランジスタN1のゲート電圧が、トランジスタN2のゲート電圧よりも大きい状態と同じである(図4の矢印2)。従って、差動回路のシングルエンド出力の電圧レベルは上昇する(図4中の矢印3)ため、ソース接地トランジスタP3の出力信号のレベルは低下する(図4中の矢印4)。トランジスタP3の出力電圧は、そのまま、差動対トランジスタN1の基板電位となる。それ故、トランジスタN1の基板電位は低下する(図4中の矢印5)。この結果、トランジスタN1の閾値電圧Vthが上昇し、トランジスタN1の電流能力

が低くなる。

[0059]

このことは、差動対トランジスタN1のゲート電圧が、低下したのと実質的に同じである(図4中の矢印6)。このような負帰還動作が繰り返され、トランジスタN1とN2が同一特性となったときに、回路状態が安定する。このことは、差動対トランジスタN1とN2のゲート電圧が同じであるという条件の下で、差動回路の左右の系が同一特性になるように、トランジスタN1の基板電位が調整されることを意味する。

[0060]

(3) カレントミラーの電流オフセットの調整動作

次に、カレントミラーを構成するトランジスタP1の電流能力がトランジスタP2の電流能力よりも低くなった場合を想定する。図5はこの場合のカレントミラーの電流オフセット調整動作を説明する図である。

[0061]

トランジスタP1を流れる電流I1がトランジスタP2を流れる電流I2よりも少ないということは、差動対トランジスタN1,N2が同じ量の電流を引いている状態で、左の系における電源電位VDDからの電流供給が、右の系よりも少ないということを意味する。

$[0\ 0\ 6\ 2]$

従って、トランジスタP1のドレイン電圧は、トランジスタP2のドレイン電圧より低くなる。(図5中の矢印1)。すなわち、差動対トランジスタN1のドレイン電圧が、差動対トランジスタN2のドレイン電圧より低い状態である。この状態は、トランジスタN1のゲート電圧が、トランジスタN2のゲート電圧よりも高い状態と同じである(図5中の矢印2)。

[0063]

このため、差動回路のシングルエンド出力信号の電圧レベルは上昇する(図 5 中の矢印 3)。従って、ソース接地トランジスタ P 3 の出力信号の電圧レベルは低下する(図 5 中の矢印 4)。よって、トランジスタ N 1 の基板電位が低下する(図 5 中の矢印 5)。トランジスタ N 1 の基板電位がトランジスタ N 2 の基板電

位より低いとすると、トランジスタN1の閾値電圧Vthが高くなり、トランジスタN1の電流能力が低下する。トランジスタN1の電流能力が低くなると、差動対トランジスタN1のドレイン電圧が上昇する。すなわち、カレントミラーを構成するトランジスタP1のドレイン電圧が上昇する(図5中の矢印6)。

[0064]

このように、トランジスタP1とP2が異なる特性を持つ場合、あるいは、トランジスタN1とN2が異なった特性を持つ場合でも、差動対トランジスタN1 , N2のゲート電圧が等しい(Vin1=Vin2)という条件の下で、差動回路の左の系(トランジスタP1,N1を含む系)と、右の系(トランジスタP2 , N2を含む系)の特性が同一となるように、差動対トランジスタN1の基板電位が自動的に調整される。

[0065]

以上の説明では、差動対トランジスタ(N1、N2)の入力レベルが同じであることを条件としている。従って、差動回路への入力レベルが等しいという条件の下、差動回路の左右の電流オフセットが零となるように、自動的に調整される。

[0066]

(4) 差動回路の2つの入力信号のレベルにオフセットを与えた場合のトランジスタN1の基板電位の調整動作

次に、差動対トランジスタ(N1, N2)の入力信号にオフセットを与え、差動対トランジスタN1の入力信号が差動対トランジスタN2の入力信号より高い場合を想定する。図6は、この場合の、オフセット調整動作を説明する回路図である。

[0067]

トランジスタN1の入力信号VN1が、トランジスタN2の入力信号VN2より高いということは、トランジスタN1の方がトランジスタN2より大きな電流を引いている状態である(図6中の矢印1)。すなわち、トランジスタN1のドレイン電圧が低下する(図6中の矢印2)。従って、差動回路のシングルエンド出力の電圧レベルは上昇する(図6中の矢印3)。

[0068]

これにより、ソース接地トランジスタP3の出力信号のレベルは低下する(図6中の矢印4)。トランジスタP3の出力電圧は、そのまま、差動対トランジスタN1の基板電位となる。それ故、トランジスタN1の基板電位は低下する(図6中の矢印5)。この結果、トランジスタN1の閾値電圧Vthが上昇し、トランジスタN1の電流能力が低くなる。

[0069]

このように、トランジスタN1とN2の入力信号が異なる場合、差動対トランジスタN1, N2のゲート電圧が異なる($Vin1+\alpha=Vin2$)という条件の下で、差動回路の左の系(トランジスタP1, N1を含む系)と、右の系(トランジスタP2, N2を含む系)の特性が同一となるように、差動対トランジスタN1の基板電位が、自動的に調整される。

[0070]

以上のことから、Vin2を基準として考えた場合(Vin2=Vref)、Vin1に入力された信号($Vref+\alpha$)の差分($+\alpha$)をオフセットとして持つことが可能になる。つまり、このオフセット調整モードを経て、スイッチSW1、SW4をa側に接続し、通常動作モードにしてやると、Vin2の入力信号(Vref)にオフセット($+\alpha$)が加算され、コンパレータの比較はあたかも、 $Vref+\alpha$ と比較することになる。このことは、オフセット調整モードでVin1に入力する信号と通常動作モードでVin1に入力する信号と通常動作モードでVin1に入力する信号を直接比較するのと同等の比較動作が可能になることを意味する。

[0071]

(5) 寄生ダイオードをオンさせないために、差動回路にオフセットを与えた 場合のトランジスタN1の基板電位の調整動作

本実施の形態では、前記(4)差動回路の2つの入力信号のレベルにオフセットを与えた場合の、トランジスタN1の基板電位の調整動作のような、初期状態から意図的にオフセットを与える手法を積極的に利用している。

[0072]

すなわち、トランジスタN1のサイズをN2のサイズよりも大きく設計し、最

初から、電流能力に差を与える。これにより、寄生ダイオードのオンを防止して、トランジスタN1の基板電位を、正方向、負方向のどちらにも、制限なく変動させることができるようにする。

[0073]

トランジスタN1のサイズをN2のサイズよりも大きく設計することは、上述の、 $Vin1-\alpha=Vin2$ という条件の下で、強制的にVin1=Vin2とし、ソース接地トランジスタP3の出力電圧に、 $-\alpha$ のオフセットを初期状態から与えることを意味する。以下、図7を用いて具体的に説明する。

[0074]

図7に示すように、差動対トランジスタN1のサイズは差動対トランジスタN2の2倍となっている。差動回路の左右の電流のアンバランスを調整するために、差動対トランジスタN1の基板電位が、負帰還制御により上昇したと想定する。

[0075]

このとき、基板とソース間に介在する寄生ダイオード10(図7)がオンしてしまうと、トランジスタN1のソース電位(VK)にダイオード10の順方向電圧(VF)を加えた電圧(VK+VF)でもって、基板電位がクランプされてしまい、それ以上の基板電位の上昇が不可能になってしまう。これでは基板バイアス効果を利用したMOSトランジスタの電流調整能力が不完全なものとなってしまう。

[0076]

このような事態が生じるのを防止するため、図7の例では、差動対トランジスタN1とN2のサイズ(チャネルコンダクタンス:W/L)を、例えば、2:1に設定している。これは、トランジスタN1の入力電圧Vin1と、他方のトランジスタN2の入力電圧Vin2との間に、Vin1-α=Vin2(αは初期オフセット電圧)という初期条件を与えたことになる。

[0077]

この場合には、上述の通り、出力電圧(ソース接地トランジスタP3の出力電圧)Voutには、 $-\alpha$ の電圧オフセットが発生する。このオフセット電圧がト

ランジスタN1の基板バイアスとなるから、初期状態において、トランジスタN 1の基板電位は、トランジスタN1とN2のサイズを同じとした場合に比べて、 - α分だけ、絶えず、低くなるような負帰還制御を受けていることになる。

[0078]

つまり、NMOSトランジスタN1の基板電位は、当初から、低下する方向(マイナスの方向)にのみ、負帰還制御が働くようになっている。従って、NMOSトランジスタN1の基板電位VA(すなわち、寄生ダイオード10のアノード電位)は、ソース電位(寄生ダイオード10のカソード電位)よりも上昇しないため、寄生ダイオード10は決してオンしない。

[0079]

図8は基板電位(VA)とソース電位(VK)、ならびにクランプ電位の相互の関係を示す図である。但し、図中VCはクランプ電圧、VFは寄生ダイオード10の順方向電圧、VKはソース電圧、VA1は初期オフセットを与えない場合の初期基板電位、VA2は初期オフセットを与えた場合の初期基板電位、VQは初期オフセットによるシフト電圧、一は基板バイアスを示している。図8の左側に示されるのが、初期オフセット(α)を与えない場合の基板バイアスの変化を示す。基板バイアスが上昇すると、クランプ電位VC(VK+VF)でクランプされてしまい、それ以上の変化は不可能となる。

[0080]

一方、初期オフセット (α) を与えた場合には、その分だけ、当初から基板電位がマイナス側にVQ(上述のオフセット電圧αに相当)だけシフトするから、基板バイアスがダイナミックレンジいっぱいに振れたとしても、寄生ダイオード10はオンしない。それ故、基板電位がクランプされることはない。つまり、寄生ダイオードによるクランプの危険性がないため、負帰還制御信号のレベルは、所定のダイナミックレンジにおいて、何らの制限を受けることなく変化することができ、従って、常に、適正な負帰還制御による基板バイアス調整がなされる。

[0081]

なお、図1の回路と同様に、図7のコンデンサC1は、NMOSトランジスタ N1の基板バイアスがソース電位やあるいは、NMOSトランジスタN2の基板 電位に影響を与えるのを防止する直流カットコンデンサとして機能すると共に、オフセット調整が終わって、スイッチSW1, SW3がa端子側に切り替えられた後も、少なくとも所定の時間は、NMOSトランジスタN1の基板に、調整された電圧を与えつづけるための保持コンデンサとしても機能する。

[0082]

本実施の形態によれば、コンパレータ自体のオフセットそのものを基準信号に 加算することにより比較動作時にトランジスタのばらつきなどによるオフセット の影響を排除でき、精度の高い比較動作を行うことができる。

[0083]

図9は、入力段の差動対をなすトランジスタをPMOSトランジスタで構成したコンパレータを示す図である。図1から図7の回路とトランジスタの導電型が逆になっているが、基本的な動作は同じである。回路動作は、図1から図7の回路と同様で同様の効果を有する。

[0084]

(実施の形態2)

図10は本発明の第2の実施の形態に係るオフセット補償装置の構成を示す回路図である。本実施の形態のオフセット補償装置はオフセット調整機能を持つコンパレータを用いてDCオフセットをキャンセルするものである。

[0085]

ここで、コンパレータとして、上記実施の形態で説明したオフセット調整機能付コンパレータ400を使用する。D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ400の入力段に設けられているスイッチSW4をa端子側に切り替えて左右の電流オフセットを調整する。a端子には、D/A変換器500a(500b)の差動出力(負)が入力されている。

[0086]

これにより、コンパレータ400での比較電圧は非反転端子に接続されている 基準電圧Vrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)になり、相互の関係はまったくないため、上記実施の形態で 説明したコンパレータの差動対トランジスタにオフセットを持たせた場合に等しくなり、基準電圧Vrefとの差分をコンパレータ400に保持する動作となる

[0087]

次に、スイッチSW4をb側に切り替える。このとき、同時に、図1(図2~図7)の回路のコンデンサC1に調整電圧が保持されてコンパレータのオフセットが調整されている期間内において、D/A変換器500a(500b)の入出力オフセットをキャンセルするための動作が実施される。

[0088]

つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が補正値生成回路411から出力され、加算器420においてその補正値が入力信号に与えられる。

[0089]

以下、D/A変換器500a(500b)の入出力にオフセットを補正する動作の概要を説明する。最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、カウンタ412がアップカウントを開始する。ラッチ回路414は、コンパレータ400の出力信号がローレベルに反転するまでの間、カウンタ412から出力されるカウント値をそのまま加算器420に与える。

[0090]

当初、加算器 4 2 0 に与えられる補正値は "0"であるため、1.7 Vの入力はD/A変換器 5 0 0 a (5 0 0 b) にそのまま与えられる。D/A変換器 5 0 0 a (5 0 0 b) の変換出力は、スイッチ SW 4 を通してコンパレータ 4 0 0 の反転端子に与えられ、コンパレータ 4 0 0 の非反転端子には基準電圧 V r e f (ここでは 2 V とする) が与えられている。

[0091]

ここで、A-が1. 71Vであったと仮定した場合、コンパレータ400には V r e f との差分である-0. 29Vのオフセットが保持されている。そのため、非反転端子の電位からオフセットが付いているため、2V-0. 29V=1.

71 Vと比較していることになる。ここでA+が1.69 Vであった場合、非反 転端子の方が見かけ上高くなるため、コンパレータ400の出力はハイレベルで あり、従って、カウンタ412のカウント値は加算器420に与えられ、入力信 号に加算される。

[0092]

同様な動作が繰り返され、D/A変換器 500a(500b)の出力がVre f(2V) + オフセット(-0.29V) = 1.71V を超えると、コンパレータ 400 の出力はローレベルに反転し、これにより、カウンタ 412 はリセットされる。また、その時点のカウンタ出力がラッチ 414 に保持される。この結果、D/A変換器 500a(500b)の差動出力は、正負ともに、A-の電位(1.71V)に統一され、オフセットがキャンセルされる。

[0093]

ここで、A-の電圧がA+より低かった場合、つまりA-=1.65V、A+=1.71Vのような場合、コンパレータ400の出力がローレベルになってしまうため、調整機能が働かない。よって、A+を調整する過程では正規の1.7Vデータを入力するのではなくて、あえて0V等低いデータを与える必要がある。そのため、オフセットキャンセルに要する時間をある程度確保する必要がある。

[0094]

本実施の形態によれば、比較動作精度が高いコンパレータ400を用いてD/A変換器500a(500b)のDCオフセットを補正していることにより、D/A変換器500a(500b)のDCオフセットを精度良くキャンセルすることができる。

[0095]

(実施の形態3)

図11は、本発明の第3の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、第2の実施の形態と同様の部分には同一符号を用いて説明 する。本実施の形態では、補正値生成回路430が加減算回路(アップダウンカ ウンタ)432とラッチ434から成り、加算器420への入力がスイッチSW 5により加減算回路432とラッチ434のいずれかを選択できる構成であるか、他の構成は図10に示す回路と同様である。

[0096]

ここで、コンパレータとして、上述の第1の実施の形態で説明したオフセット 調整機能付コンパレータ400を使用する。D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ400の入力段に設けられているスイッチSW4をa端子側に切り替えて左右の電流オフセットを調整する。a端子には、D/A変換器500a(500b)の差動出力(負)が入力されている。また、スイッチSW5はb端子側に切り替えてあり、加減算回路43の出力がそのまま加算器420に入力されるように成っている。

[0097]

コンパレータ400での比較電圧は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)になり、相互の関係はまったくないため、上記の実施の形態で説明したコンパレータの差動対トランジスタにオフセットを持たせた場合に等しくなるため、Vrefとの差分をコンパレータ400に保持する動作となる。

[0098]

次に、スイッチSW4をb側に切り替える。このとき、同時に、図1(図2~図7)の回路のコンデンサC1に、調整電圧が保持されてコンパレータのオフセットが調整されている期間内において、D/A変換器500a(500b)の入出力オフセットをキャンセルするための動作が実施される。

[0099]

つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が補正値生成回路430から出力され、加算器420においてその補正値が入力信号に与えられる。

[0100]

以下、その動作の概要を説明する。最初、加算器420に、例えば、1.7V の直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、加減算回路432がコンパレータ400の出力に応じて演算動作する。 コンパレータ400の出力がハイレベルの場合、ある一定間隔でアップカウント し、ローレベルの場合はダウンカウントする。

[0101]

補正値生成回路 430 は、オフセットキャンセルが収束する十分な時間が経つまでの間、加減算回路 432 から出力される演算値をスイッチ SW 5 を通してそのまま加算器 420 に与える。当初、加算器 420 に与えられる補正値は"0"であるため、1. 7 Vの入力は、D/A変換器 500 a(500 b)にそのまま与えられる。

[0102]

D/A変換器 500a (500b) の変換出力は、コンパレータ 400 の反転端子に与えられる。コンパレータ 400 の非反転端子には基準電圧 Vref (ここでは 2V とする) が与えられている。A-が1. 71V であったと仮定した場合、コンパレータ 400 には Vref との差分である -0. 29V のオフセットが保持されている。

[0103]

そのため、非反転端子の電位からオフセットが付いているため、2V-0.29V=1.71Vと比較していることになる。ここでA+が1.69Vであった場合、非反転端子の方が見かけ上高くなるため、コンパレータ400の出力はハイレベルであり、ゆえに、加減算回路4320演算値はスイッチSW5を通して加算器420に与えられて入力信号に加算される。

[0104]

同様な動作が繰り返され、D/A変換器 500a(500b) の出力がVre f(2V) +オフセット(-0.29V) = 1.71V を超えると、コンパレータ 400 の出力はローレベルに反転する。コンパレータ 400 の出力がローレベルに反転すると、加算回路 432 は減算を始める。

[0105]

このように、1.71Vで加算と減算を繰り返し、1.71Vで収束する。その時点を見計らって、スイッチSW5が a 端子に切り替わり、ラッチ434に保持された演算出力が加算器420に入力される。この結果、D/A変換器500

a (500b) の差動出力は、正負ともに、A-の電位(1.71V) に統一され、オフセットがキャンセルされる。

[0106]

本実施の形態によれば、A - の電圧がA + より低かった場合、つまりA - = 1 . 65 V、A + = 1 . 71 Vのような場合でも、加減算回路 4 3 2 がダウンカウントして同様の動作が行えるため、あえて 0 V 等の低いデータを与える必要はなく、結果としてオフセット誤差分の調整時間のみで済み、前実施の形態よりもオフセットキャンセル時間を短くすることができる。

[0107]

実施の形態 2、3はD/A変換器 500a(500b)のA-を固定値として扱い、A+を調整する方法であるが、当然、符号関係を逆にすればA+を固定値として扱い、A-を調整することも可能である。しかし、電流加算型D/A変換器のように、A+とA-は必ず反転の関係しか出せない方式もある。そのようなD/A変換器には適用できない。

[0108]

(実施の形態4)

図12は、本発明の第4の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、第2の実施の形態と同様の部分には同一符号を用いて説明 する。本実施の形態では、補正値生成回路440はカウンタ442のカウント値を1/2にする1/2回路443と、加算器420への入力を加減算回路432とラッチ434のいずれかに選択するスイッチSW5をに有しているが、他の構成は図10に示す回路と同様である。

[0109]

D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ400の入力段に設けられているスイッチSW4をa端子側に切り替えて、左右の電流オフセットを調整する。スイッチSW4のa端子には、D/A変換器500a(500b)の差動出力(負)が入力されている。また、スイッチSW5はb端子側に切り替えてあり、加減算回路43の出力がそのまま加算器420に入力されるように成っている。

[0110]

ここで、コンパレータ400での比較電圧は非反転端子に接続されている基準電圧Vrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)になり、相互の関係はまったくないため、上記実施の形態で説明したコンパレータの差動対トランジスタにオフセットを持たせた場合に等しくなるため、Vrefとの差分をコンパレータ400に保持する動作となる。

[0111]

次に、スイッチSW4をb側に切り替える。このとき、同時に、図1(図2~図7)の回路のコンデンサC1に、調整電圧が保持されてコンパレータのオフセットが調整されている期間内において、D/A変換器500a(500b)の入出力オフセットをキャンセルするための動作が実施される。

[0112]

つまり、D/A変換器 5 0 0 a (5 0 0 b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路 4 4 0 から出力され、加算器 4 2 0 において、その補正値が入力信号に与えられる。

[0113]

以下、その動作の概要を説明する。最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、カウンタ442がアップカウントを開始する。スイッチSW5は、コンパレータ400の出力信号がローレベルに反転するまでの間、カウンタ442から出力されるカウント値をそのまま加算器420に与える。

[0114]

当初、加算器 4 2 0 に与えられる補正値は "0"であるため、1.7 Vの入力は、D/A変換器 5 0 0 a (5 0 0 b) にそのまま与えられる。D/A変換器 5 0 0 a (5 0 0 b) の変換出力は、コンパレータ 4 0 0 の反転端子に与えられる。コンパレータ 4 0 0 の非反転端子には基準電圧 V r e f (ここでは 2 V とする) が与えられている。

[0115]

ここで、A-が1.71Vであったと仮定した場合、コンパレータ400には

Vrefとの差分である-0.29 Vのオフセットが保持されている。そのため、非反転端子の電位からオフセットが付いているため、2 V-0.29 V=1.71 Vと比較していることになる。ここでA+が1.69 Vであった場合、非反転端子の方が見かけ上高くなるため、コンパレータ400の出力はハイレベルであり、ゆえに、カウンタ442のカウント値は加算器420に与えられ、入力信号に加算される。

[0116]

同様な動作が繰り返され、D/A変換器 500a(500b)の出力がVrefe(2V)+オフセット(-0.29V)=1.71Vを超えると、コンパレータ 400の出力はローレベルに反転し、コンパレータ 400の出力はローレベルに反転し、コンパレータ 400の出力はローレベルに反転する。これにより、カウンタ 442はリセットされる。また、その時点のカウンタ出力は 1/2 回路 443 で 1/2 の値に変換されラッチ 444 に保持され、加算器 420に入力される。また、この時、スイッチ SW5 は 2 端子側に切り替わる。

[0117]

つまり、カウントした値の半分しかA+は補正されなくなるため、(1.71 V+1.69V) \angle 2 = 1.70Vとなってしまう。しかし、A-6A+0補正分(1.70V-1.69V=+0.01V) とは逆補正される。

[0118]

すなわち、A-は1.71V-(+0.01V)=1.70Vとなり、A+と同一電位となる。この結果、D/A変換器 500a(500b) の差動出力は、正負ともに、1.70Vに統一され、オフセットがキャンセルされる。

[0119]

ここで、A-の電圧がA+より低かった場合、つまりA-=1.65V、A+=1.71Vのような場合、コンパレータ400の出力がローレベルになってしまうため、調整機能が働かない。よって、A+を調整する過程では正規の1.7Vデータを入力するのではなくて、あえて0V等低いデータを与える必要がある。そのため、オフセットキャンセルに要する時間をある程度確保する必要がある

[0120]

本実施の形態によれば、カウンタ442のカウント値を1/2して最終的にラッチ444にラッチするため、A+とA-は必ず反転の関係しか出せない電流加算型D/A変換器500a(500b)を用いた場合も、符号関係を逆にしてA+の電位とVrefとの差分をコンパレータに保持して、オフセットを精度良くキャンセルをすることが可能である。

[0121]

(実施の形態5)

図13は、本発明の第5の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、第2の実施の形態と同様の部分には同一符号を用いて説明 する。本実施の形態では、補正値生成回路450は、加減算回路(アップダウンカウンタ)452のカウント値を1/2にする1/2回路443と、加算器420への入力を加減算回路432とラッチ434のいずれかに選択するスイッチSW5を有しているが、他の構成は図10に示す第2の実施の形態の回路と同様である。

[0122]

D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ400の入力段に設けられているスイッチSW4をa端子側に切り替えて、左右の電流オフセットを調整する。a端子には、D/A変換器500a(500b)の差動出力(負)が入力されている。また、スイッチSW5はb端子側に切り替えてあり、加減算回路43の出力がそのまま加算器420に入力されるように成っている。

[0123]

ここで、コンパレータ400での比較電圧は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)になり、相互の関係はまったくないため、上記実施の形態で説明したコンパレータの差動対トランジスタにオフセットを持たせた場合に等しくなるため、Vrefとの差分をコンパレータ400に保持する動作となる。

[0124]

次に、スイッチSW4をb側に切り替える。このとき、同時に、図1(図2~図7)の回路のコンデンサC1に、調整電圧が保持されてコンパレータのオフセットが調整されている期間内において、D/A変換器500a(500b)の入出力オフセットをキャンセルするための動作が実施される。

[0125]

つまり、D/A変換器 500 a (500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路 450から出力され、加算器 420において、その補正値が入力信号に与えられる。

[0126]

以下、その動作の概要を説明する。最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、コンパレータ400の出力がハイレベルの場合、加減算回路452がアップカウントしていき、ローレベルの場合はダウンカウントしていく。

[0127]

スイッチSW5は、オフセットキャンセルが収束する十分な時間が経つまでの間、加減算回路452から出力される演算値をそのまま加算器420に与える。当初、加算器に与えられる補正値は"0"であるため、1.7 Vの入力は、D/A変換器500a(500b)にそのまま与えられる。D/A変換器500a(500b)の変換出力は、コンパレータ400の反転端子に与えられる。コンパレータ400の非反転端子には基準電圧Vref(ここでは2Vとする)が与えられている。

[0128]

ここで、A-が1.71Vであったと仮定した場合、コンパレータ400には Vrefとの差分である-0.29Vのオフセットが保持されている。そのため、非反転端子の電位からオフセットが付いているため、2V-0.29V=1.71Vと比較していることになる。ここでA+が1.69Vであった場合、非反転端子の方が見かけ上高くなるため、コンパレータ400の出力はハイレベルであり、ゆえに、加減算回路452の演算値は加算器420に与えられ、入力信号に加算される。

[0129]

同様な動作が繰り返され、D/A変換器 500a(500b)の出力がVre f(2V)+オフセット(-0.29V)=1.71Vを超えると、コンパレータ 400の出力はローレベルに反転する。その結果、1.71Vで加算と減算を繰り返し、1.71Vで収束する。また、その時点のカウンタ出力は 1/2 回路 443 で 1/2 の値に変換されラッチ 444 に保持され、加算器 420 に入力される。また、この時、スイッチ SW5 は a 端子側に切り替わるため、この時点を見計らって、加減算回路 452 の出力は 1/2 回路 453 で 1/2 の値に変換されてラッチ 454 に保持される。

[0130]

つまり、演算した値の半分しかA+は補正されなくなるため、(1.71V+1.69V) /2=1.70Vとなってしまう。しかし、A-もA+の補正分(1.70V-1.69V=+0.01V) とは逆補正される。すなわち、A-は1.71V-(+0.01V) = 1.70Vとなり、A+と同一電位となる。この結果、D/A変換器 500a(500b) の差動出力は、正負ともに、1.70Vに統一され、オフセットがキャンセルされる。

[0131]

ここで、A-の電圧がA+より低かった場合、つまりA-=1.65V、A+=1.71Vのような場合でも、同様の動作が行えるため、あえて0V等の低いデータを与える必要はなく、結果としてオフセット誤差分の調整時間のみで済む

[0 1 3 2]

本実施の形態によれば、カウンタ442のカウント値を1/2して最終的にラッチ444にラッチするため、A+とA-は必ず反転の関係しか出せない電流加算型D/A変換器500a(500b)を用いた場合も、符号関係を逆にしてA+の電位とVrefとの差分をコンパレータに保持して、オフセットを精度良くキャンセルをすることが可能である。また、加減算回路452を用いたことにより、A-の電圧がA+より低かった場合でも同様の動作が行えるため、あえて0V等の低いデータを加算器420に与える必要はなく、結果としてオフセット誤

差分の調整時間だけで済むため、オフセットキャンセル時間を短くすることができる。

[0133]

以上、第2~第5の実施の形態はオフセット調整機能付コンパレータを使用することでコンパレータ自体のオフセットをも調整するので結果的にコンパレータのオフセットは0として扱うことが可能になり、高精度なD/A変換器500a (500b)のオフセットキャンセルを行うことができる。

[0134]

(実施の形態6)

図14は、本発明の第6の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、第2の実施の形態と同様の部分には同一符号を用いて説明する。本実施の形態の補正値生成回路460は、コンパレータ600の出力を反転させるインバータ461、カウンタ462、ラッチ463、464、加算器465、1/2回路466、加算器420への入力をカウンタ462の出力と1/2回路466の出力のいずれかに切り替えるスイッチSW5、カウンタ462の出力をラッチ463、464のいずれかに切り替えて入力するスイッチSW6、カウンタ462への入力をコンパレータ600の出力とその反転出力のいずれかに切り替えるスイッチSW7を有しており、また、コンパレータ600として上記の実施の形態1で説明したオフセット調整機能付コンパレータを使用せず、通常の比較測定動作時にオフセットがあるコンパレータ使用している以外、他の構成は図10に示す第1の実施の形態と同様である。

[0135]

D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ600の入力段に設けられているスイッチSW4をa端子側に切り替えて、スイッチSW4と連動するスイッチSW6、SW7もa端子側に切り替える。しかし、スイッチSW5はb端子側に切り替える。

[0136]

ここで、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)とを比

較し、A-のオフセットキャンセルを行う。その結果はラッチ463で保持される。

[0137]

次に、スイッチSW4、SW6及びSW7をb端子側に切り替える。このとき、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(正)とを比較し、A+のオフセットキャンセルを行う。その結果はラッチ464で保持される。

[0138]

この一連の動作の後、スイッチSW5をa端子側へ切り替えると共に、ラッチ463とラッチ464の値を加算器465で加算し、加算結果を1/2回路466で1/2の値にした後、加算器420に入力する。

[0139]

つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路460から出力され、加算器420において、その補正値が入力信号に与えられる。

$[0 \ 1 \ 4 \ 0]$

以下、その動作の概要を説明する。最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、カウンタ462がアップカウントしていく。スイッチSW5は、コンパレータ600の出力がローレベルになるまでの間、カウンタ462から出力される演算値をそのまま、加算器420に与える。

[0 1 4 1]

当初、加算器に与えられる補正値は"0"であるため、1.7 Vの入力は、D /A変換器500a(500b)にそのまま与えられる。D /A変換器500a(500b)の変換出力は、コンパレータ600の反転端子に与えられる。コンパレータ600の非反転端子には基準電圧 Vref(ここでは2 Vとする)が与えられている。

[0142]

ここで、A-が2.05Vであったと仮定した場合、コンパレータ600はV

refより高いと判断し、出力はローレベルとなる。スイッチSW7はa端子側に接続されているので、コンパレータ600の出力はインバータ461で反転されてハイレベルとなり、カウンタ462に入力される。

[0143]

これにより、カウンタ462はアップカウントし、カウント値はスイッチSW5を通り加算器420で値を加算される。D/A変換器500a(500b)は電流加算型D/A等のような差動出力(正)A+と差動出力(負)A-が必ず反転の関係にあるD/Aを想定すると、A-は値が加算された分、オフセットが減少する。すなわち、2.05Vが減少していく。

[0144]

そして、コンパレータ600がローレベルとなる値、すなわち、A-がVrefより低くなるまで繰り返される。ここでカウンタ462の増分1に対し、D/A変換器500a(500b)のアナログ出力が0.02Vとした場合、カウンタ462が3カウントした時点でこの一連の動作は終了する。終了した時点でそのカウント値3をラッチ463で保持する。

[0145]

次にスイッチSW4、SW6及びSW7をb端子側へ接続する。そして、上記と同一の動作を行う。ここで、A+が1.89Vだと仮定した場合、コンパレータ600はVrefより低いと判断し、出力はハイレベルとなる。スイッチSW7はb端子側に接続されているので、コンパレータ600の出力はそのままハイレベルとなり、カウンタ462に入力され、カウンタ462はアップカウントし、そのカウント値がスイッチSW5を通り、加算器420で値を加算される。

[0146]

D/A変換器500a(500b)の差動出力(正)A+は値が加算された分、オフセットが増加する。すなわち、1.89Vが増加していく。そして、コンパレータ600がローレベルとなる値、すなわち、A+がVrefより高くなるまで繰り返される。ここでカウンタ462の増分1に対し、D/A変換器500a(500b)のアナログ出力が0.02Vとした場合、カウンタ462が6カウントした時点でこの一連の動作は終了し、終了した時点でのカウント値6がラ

ッチ464で保持される。

[0147]

次にスイッチSW5をa端子側へ接続すると共に、ラッチ463、464に拉致された値を加算器465で加算し、加算値を1/2回路466で1/2して補正値とし、この補正値を加算器420に入力する。例えば、ラッチ463の値3とラッチ464の値6を加算器465で加算する。加算した値は9となり、1/2回路466で1/2にされ、補正値としては4となる。補正値は加算器420で入力信号に加算される。ここでD/A変換器500a(500b)の差動出力(正)A+は補正され、1.97Vとなり、差動出力(負)A-も1.97Vとなり、オフセットがキャンセルされる。

[0148]

さて、本実施の形態では、通常のコンパレータ600を用いるため、コンパレータ600自体にもオフセット誤差を持つ。以下にコンパレータ600にオフセット誤差があった場合の説明をする。

[0149]

最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、カウンタ462がアップカウントしていく。スイッチSW5は、コンパレータ600の出力がローレベルになるまでの間、カウンタ462から出力される演算値をそのまま、加算器420に与える。

[0150]

当初、加算器 4 2 0 に与えられる補正値は "0"であるため、1.7 Vの入力は、D/A変換器 5 0 0 a (5 0 0 b)にそのまま与えられる。D/A変換器 5 0 0 a (5 0 0 b)の変換出力は、コンパレータ 6 0 0 の反転端子に与えられる。コンパレータ 6 0 0 の非反転端子には基準電圧 V r e f (ここでは 2 V とする)が与えられている。

[0151]

ここで、コンパレータのオフセットが-0.10Vであった場合を仮定する。 A-が2.05Vであったとした場合、コンパレータ600はVref-0.1

0 V = 1. 9 0 V と比較を行うため、A − が 1. 9 0 V より高いと判断し、出力はローレベルとなる。

[0152]

スイッチSW7はa端子側に接続されているので、コンパレータ600の出力はハイレベルとなり、カウンタ462に入力される。このためカウンタ462はアップカウントし、カウント値がスイッチSW5を通って加算器420でI(Q)に加算される。

[0153]

D/A変換器500a(500b)は電流加算型D/A等のような差動出力 (正) A+と差動出力(負) A-が必ず反転の関係にあるD/Aを想定すると、 A-は値が加算された分、オフセットが減少する。すなわち、2.05 Vが減少していく。そして、コンパレータ600がローレベルとなる値、すなわち、A-が1.90 Vより低くなるまで繰り返される。ここでカウンタ462の増分1に対し、D/A変換器500a(500b)のアナログ出力が0.02 Vとした場合、カウンタ462が8カウントした時点でこの一連の動作は終了する。終了した時点でそのカウント値8をラッチ463で保持する。

[0154]

次にスイッチSW4、SW6及びSW7をb端子側へ接続する。そして、上記と同一の動作を行う。ここで、A+が1.89Vだと仮定した場合、コンパレータ600は1.90Vより低いと判断し、出力はハイレベルとなる。スイッチSW7はb端子側に接続されているので、コンパレータ600の出力はそのままハイレベルとなり、カウンタ462に入力される。ここでアップカウントされ、カウント値がスイッチSW5を通り加算器420でI(Q)に加算される。

[0155]

D/A変換器500a(500b)の差動出力(正)A+は値が加算された分、オフセットが増加する。すなわち、1.89Vが増加していく。そして、コンパレータ600がローレベルとなる値、すなわち、A+が1.90Vより高くなるまで繰り返される。ここでカウンタ462の増分1に対し、D/A変換器500a(500b)のアナログ出力が0.02Vとした場合、カウンタ462が1

カウントした時点でこの一連の動作は終了する。終了した時点でそのカウント値 1をラッチ464で保持する。

[0156]

次にスイッチSW5をa端子側へ接続し、補正値を加算器420に入力する。その補正値はラッチ463及びラッチ464で保持されたデータを用いる。つまりラッチ463の値8とラッチ464の値1を加算器465で加算する。加算した値は9となり、1/2回路466で1/2にされ、補正値としては4となる。補正値は加算器420で加算される。ここでD/A変換器500a(500b)の差動出力(正)A+は補正され、1.97Vとなり、差動出力(負)A-も1.97Vとなり、オフセットがキャンセルされる。

[0157]

本実施の形態によれば、コンパレータ600のオフセットは適当な値Vrefが誤差を持つがA+及びAーの比較対象として、一定であれば、絶対値は関係ないことを意味し、従って、上記のような演算を行うことでコンパレータ600のオフセットも悪影響しなくなり、通常のコンパレータを用いてD/A変換器500a(500b)のオフセットキャンセル精度を高くすることができる。

[0158]

なお、上記実施の形態では、A+は必ずVref+コンパレータ600のオフセット分以上低くする必要がある(A-は逆にVref+コンパレータ600のオフセット分以上に高くする必要がある。)つまり、初期データとして1.7Vのデータを与えるよりも十分なマージンを考慮して0V等の低いデータを与える必要があり、オフセットキャンセル時間が多く必要となる。

[0159]

(実施の形態7)

図15は、本発明の第7の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、図10に示す第2の実施の形態と同様部分には同一符号を 付して説明する。本実施の形態の補正値生成回路470は、コンパレータ600 の出力を反転させるインバータ471、加減算回路(アップダウンカウンタ)4 72、ラッチ473、474、加算器475、1/2回路476、加算器420 への入力をカウンタ472の出力と1/2回路476の出力のいずれかに切り替えるスイッチSW5、加減算回路472の出力をラッチ463、464のいずれかに切り替えて入力するスイッチSW6、カウンタ462への入力をコンパレータ600の出力とその反転出力のいずれかに切り替えるスイッチSW7を有しており、また、コンパレータ600として上記の実施の形態1で説明したオフセット調整機能付コンパレータを使用せず、通常のコンパレータ使用している以外、他の構成は図10に示す第1の実施の形態と同様である。

[0160]

D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ600の入力段に設けられているスイッチSW4をa端子側に切り替えて、スイッチSW4と連動するスイッチSW6とスイッチSW7もa端子へ接続する。また、スイッチSW5はb端子へ接続する。これにより、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)とを比較し、Aーのオフセットキャンセルを行う。その結果はラッチ473で保持される。

$[0 \ 1 \ 6 \ 1]$

次に、スイッチSW4、SW6及びSW7をb側に切り替える。このとき、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(正)とを比較し、A+のオフセットキャンセルを行う。その結果はラッチ474で保持される。

[0162]

この一連の動作の後、スイッチSW5をa端子側へ切り替え、ラッチ473とラッチ474の値を加算器475で演算し、1/2回路476で1/2の値にして、加算器420に入力する。つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路470から出力され、加算器420において、その補正値が入力信号に与えられる。以下、その動作の概要を説明する。

[0163]

最初、加算器420に、例えば、1. 7 Vの直流信号に相当するデータを入力

する。このとき、1.7 Vのデータ入力と同期して、加減算回路472がコンパレータ600の出力がハイレベルの場合はアップカウント、ローレベルの場合はダウンカウントしていく。

[0164]

スイッチSW5は、オフセットキャンセル動作が十分収束する間、加減算回路 472から出力される演算値をそのまま加算器 420に与える。当初、加算器に与えられる補正値は"0"であるため、1.7Vの入力は、D/A変換器 500 a (500b) にそのまま与えられる。

[0165]

D/A変換器500a(500b)の変換出力は、コンパレータ600の反転端子に与えられる。コンパレータ600の非反転端子には基準電圧Vref(ここでは2Vとする)が与えられている。

[0166]

A-が1.89 Vであったと仮定した場合、コンパレータ600はVrefより低いと判断し、出力はハイレベルとなる。スイッチSW7はa端子側に接続されているので、コンパレータ600の出力はローレベルとなり、加減算回路472に入力され、ここでダウンカウントされ、スイッチSW5を通り加算器420で値を加算される。

[0167]

D/A変換器 500a (500b) は電流加算型 D/A等のような差動出力 (正) A+と差動出力 (負) A-が必ず反転の関係にある D/Aを想定すると、 A-は値が加算された分、オフセットが減少する。すなわち、ダウンカウントでは加減算回路 472の値がマイナスとなるため、1.89 Vが増加していく。そして、コンパレータ 600 がハイレベルとなる値、すなわち、A-がV ref より高くなるまでダウンカウントされる。

[0168]

ここで加減算回路 4 7 2 の増分 1 に対し、D/A変換器 5 0 0 a (5 0 0 b) のアナログ出力が 0.0 2 V とした場合、カウンタ 4 6 2 が - 6 カウントした時点でコンパレータ 6 0 0 の出力がローレベルとなるため、加減算回路 4 7 2 がア

ップカウントする。すなわち、加減算回路 4 7 2 の値が - 6、あるいは - 5 で繰り返し、ある一定時間経ったところで一連の動作を終了する。終了した時点でそのカウント値 - 6 あるいは - 5 をラッチ 4 6 3 で保持する。

[0169]

次にスイッチSW4、SW6及びSW7をb端子側へ接続する。そして、上記と同一の動作を行う。ここで、A+が2.05Vだと仮定した場合、コンパレータ600はVrefより高いと判断し、出力はローレベルとなる。スイッチSW7はb端子側に接続されているので、コンパレータ600の出力はそのままローレベルとなり、加減算回路472に入力される。ここでダウンカウントされ、スイッチSW5を通り加算器420で値を加算される。

[0170]

D/A変換器500a(500b)の差動出力(正)A+は値が加算された分、オフセットが増加する。ダウンカウントでは加減算回路472の値がマイナスとなるため、2.05Vが減少していく。そして、コンパレータ600がハイレベルとなる値、すなわち、A+がVrefより低くなるまで繰り返される。

[0171]

ここで加減算回路 4 7 2 の増分 1 に対し、D/A 変換器 5 0 0 a (5 0 0 b) のアナログ出力が 0.0 2 Vとした場合、加減算回路 4 6 2 が - 3 カウントした時点でコンパレータ 6 0 0 の出力がハイレベルとなるため、加減算回路 4 7 2 がアップカウントする。すなわち、加減算回路 4 7 2 の値が - 3 あるいは - 2 で繰り返し、ある一定時間経ったところで一連の動作を終了する。終了した時点でそのカウント値 - 3 あるいは - 2 をラッチ 4 7 4 で保持する。

[0172]

次にスイッチSW5を a 端子側へ接続し、補正値を加算器 420に入力する。その補正値はラッチ 473 及びラッチ 474 で保持されたデータを用いる。つまりラッチ 473 の値 -6 あるいは -5 とラッチ 474 の値 -3 あるいは -2 を加算器 475 で加算する。加算した値は -9、-8、あるいは -7 となり、1/2 回路 476 で 1/2 にされ、補正値としては -4 あるいは -3 となる。補正値は加算器 420 で加算される。

[0173]

ここでD/A変換器500a(500b)の差動出力(正)A+は補正され、1.97Vあるいは1.99Vとなり、差動出力(負)A-も1.97Vあるいは1.95Vとなり、オフセットがキャンセルされるが、誤差としては最悪D/A変換器500a(500b)のアナログ出力(0.02Vステップ)の2倍持つことになる。

[0174]

本実施の形態によれば、A-の電圧がA+より低かった場合、つまりA-=1.65 V、A+=1.71 Vのような場合でも、加減算回路432がダウンカウントして同様の動作が行えるため、あえて0 V等の低いデータを与える必要はなく、結果としてオフセット誤差分の調整時間のみで済み、前実施の形態よりもオフセットキャンセル時間を短くすることができる。

[0175]

(実施の形態8)

図16は、本発明の第7の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、図10に示す第2の実施の形態と同様部分には同一符号を 付して説明する。本実施の形態の補正値生成回路480は、コンパレータ600 の出力を反転させるインバータ481、加減算回路(アップダウンカウンタ)482、ラッチ483、484、加算器485、1/2回路486、コンパレータ600の立上り及び立ち下がりエッジを検出するエッジ検出回路487、加算器420への入力をカウンタ482の出力と1/2回路486の出力のいずれかに切り替えるスイッチSW5、加減算回路482の出力をラッチ463、464のいずれかに切り替えて入力するスイッチSW6、カウンタ462への入力をコンパレータ600の出力とその反転出力のいずれかに切り替えるスイッチSW7を有しており、また、コンパレータ600として上記の実施の形態1で説明したオフセット調整機能付コンパレータを使用せず、通常のコンパレータ使用している以外、他の構成は図10に示す第1の実施の形態と同様である。

[0176]

D/A変換器500a (500b) のオフセットをキャンセルするのに先立ち

、コンパレータ600の入力段に設けられているスイッチSW4をa端子側に切り替えて、スイッチSW4と連動するスイッチSW6とスイッチSW7もa端子へ接続する。また、スイッチSW5はb端子へ接続する。

[0177]

ここで、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)とを比較し、A-のオフセットキャンセルを行う。その結果はラッチ483で保持される。

[0178]

次に、スイッチSW4、SW6及びSW7をb側に切り替える。このとき、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(正)とを比較し、A+のオフセットキャンセルを行う。その結果はラッチ484で保持される。

[0179]

この一連の動作の後、スイッチSW5をa端子側へ切り替え、ラッチ483とラッチ484の値を加算器485で演算し、1/2回路486で1/2の値にして加算器420に入力する。つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路480から出力され、加算器420において、その補正値が入力信号に与えられる。

[0180]

以下、その動作の概要を説明する。最初、加算器420に、例えば、1.7Vの直流信号に相当するデータを入力する。このとき、1.7Vのデータ入力と同期して、加減算回路482はコンパレータ600の出力がハイレベルの場合はアップカウント、ローレベルの場合はダウンカウントして行く。

[0181]

スイッチSW5は、オフセットキャンセル動作が十分収束する間、加減算回路482から出力される演算値をそのまま、加算器420に与える。当初、加算器に与えられる補正値は"0"であるため、1.7Vの入力は、D/A変換器50

0a(500b) にそのまま与えられる。

[0182]

D/A変換器500a(500b)の変換出力は、コンパレータ600の反転端子に与えられる。コンパレータ600の非反転端子には基準電圧Vref(ここでは2Vとする)が与えられている。

[0183]

ここで、A-が1.89Vであったと仮定した場合、コンパレータ600はVrefより低いと判断し、出力はハイレベルとなる。スイッチSW7はa端子側に接続されているので、コンパレータ600の出力はローレベルとなり、加減算回路482に入力される。ここでダウンカウントされ、スイッチSW5を通り加算器420で値を加算される。

[0184]

D/A変換器500a(500b)は電流加算型D/A等のような差動出力 (正)A+と差動出力(負)A-が必ず反転の関係にあるD/Aを想定すると、A-は値が加算された分、オフセットが減少する。すなわち、ダウンカウントでは加減算回路482の値がマイナスとなるため、1.89Vが増加していく。そして、コンパレータ600がハイレベルとなる値、すなわち、A-がVrefより高くなるまでダウンカウントされる。

[0185]

ここで、加減算回路482の増分1に対し、D/A変換器500a(500b)のアナログ出力が0.02Vとした場合、カウンタ462が-6カウントした時点でコンパレータ600の出力がローレベルとなるため、加減算回路472がアップカウントする。

[0186]

すなわち、加減算回路 4 7 2 の値が - 6、あるいは - 5 で繰り返し、ある一定時間経ったところで一連の動作を終了するが、終了するタイミングはエッジ検出回路 4 8 7 でコンパレータ 6 0 0 の立上りエッジを検出して終了する。このため、加減算回路 4 8 2 は最後にアップカウントを行い終了するので、終了した時点でカウント値 - 5 がラッチ 4 8 3 で保持される。

[0187]

次にスイッチSW4、SW6及びSW7をb端子側へ接続する。そして、上記と同一の動作を行う。A+が2.05Vだと仮定した場合、コンパレータ600はVrefより高いと判断し、出力はローレベルとなる。スイッチSW7はb端子側に接続されているので、コンパレータ600の出力はそのままローレベルとなり、加減算回路482に入力される。ここでダウンカウントされ、スイッチSW5を通り加算器420で値を加算される。

[0188]

D/A変換器500a(500b)の差動出力(正)A+は値が加算された分、オフセットが増加する。ダウンカウントでは加減算回路482の値がマイナスとなるため、2.05Vが減少していく。そして、コンパレータ600がハイレベルとなる値、すなわち、A+がVrefより低くなるまで繰り返される。

[0189]

ここで加減算回路 4 8 2 の増分 1 に対し、D / A 変換器 5 0 0 a (5 0 0 b) のアナログ出力が 0. 0 2 V とした場合、加減算回路 4 6 2 が - 3 カウントした時点でコンパレータ 6 0 0 の出力がハイレベルとなるため、加減算回路 4 7 2 がアップカウントする。

[0190]

すなわち、加減算回路 4 7 2 の値が - 3 あるいは - 2 で繰り返し、ある一定時間経ったところで一連の動作を終了するが、終了するタイミングはエッジ検出回路 4 8 7 でコンパレータ 6 0 0 の立下りエッジを検出して終了する。このため、加減算回路 4 8 2 は最後にダウンカウントを行い終了するので、終了した時点でカウント値 - 3 をラッチ 4 8 4 で保持する。

[0191]

次にスイッチSW5をa端子側へ接続し、補正値を加算器420に入力する。 その補正値はラッチ483及びラッチ484で保持されたデータを用いる。つま りラッチ483の値-5とラッチ484の値-3を加算器485で加算する。加 算した値は-8となり、1/2回路486で1/2にされ、補正値としては-4 となる。補正値は加算器420で加算される。

[0192]

ここでD/A変換器500a(500b)の差動出力(正)A+は補正され、1.97Vとなり、差動出力(負)A-も1.97Vとなり、オフセットがキャンセルされる。この際、A+とA-が反転出力であることに着目し、ラッチ483あるいはラッチ484で保持する値も反転(例えば、A-は小さい方の値、A+は大きい方の値を保持する)させれば、コンパレータ600のオフセットによる誤差は相殺され、オフセットキャンセル精度が向上される。

[0193]

本実施の形態によれば、加減算回路482の演算をエッジ検出回路487でコンパレータ600の立下りエッジを検出して終了するため、ラッチ483、484に最終的にラッチされる値のばらつきをなくすことができ、D/A変換器500a(500b)のオフセットキャンセル時間を短縮することができると共に、その誤差を低減して、オフセットキャンセル精度を第6の実施の形態と同様にすることができる。

[0194]

(実施の形態9)

図17は、本発明の第9の実施の形態に係るオフセット補償装置の構成を示す 回路図である。但し、図14に示す第6の実施の形態と同様部分には同一符号を 付して説明する。本実施の形態の補正値生成回路490にて、1/2回路476 がカウンタ492とスイッチSW6との間に挿入されている以外その構成は、図 14に示す第6の実施の形態と同一である。

[0195]

本実施の形態の補正値生成回路490と第6の実施の形態の補正値生成回路460の構成は1/2回路の挿入位置が異なるだけで、その動作は同様であるため、本実施の形態の全体の動作も第6の実施の形態と同様で同様の効果がある。

[0196]

(実施の形態10)

図18は、本発明の第10の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図15に示す第7の実施の形態と同様部分には同一符号

を付して説明する。本実施の形態の補正値生成回路700にて、1/2回路703が加減算回路702とスイッチSW6との間に挿入されている以外、その構成は図15に示す第7の実施の形態と同一である。

[0197]

本実施の形態の補正値生成回路 7 0 0 と第 7 の実施の形態の補正値生成回路 4 7 0 の構成は 1 / 2 回路の挿入位置が異なるだけで、その動作は同様であるため、本実施の形態の全体の動作も第 7 の実施の形態と同様で同様の効果がある。

[0198]

(実施の形態11)

図19は、本発明の第11の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図14に示す第6の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の補正値生成回路710にて、1/2回路715がラッチ713と加算器717との間に挿入され、1/2回路716がラッチ714と加算器717との間に挿入されている以外その構成は、図14に示す第6の実施の形態と同一である。

[0199]

本実施の形態の補正値生成回路 7 1 0 は、第 6 の実施の形態の補正値生成回路 4 6 0 の構成に対して、差動出力の負側の補正値生成系統と差動出力の正側の補正値生成系統に分けて 1 / 2 回路を挿入した構成であり、 1 / 2 回路の個数は増えるがその動作は第 6 の実施の形態の補正値生成回路 4 6 0 と同様で、本実施の形態の全体の動作も第 6 の実施の形態と同様で同様の効果がある。

[0200]

(実施の形態12)

図20は、本発明の第12の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図15に示す第2の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の補正値生成回路720にて、1/2回路723がラッチ725と加算器727との間に挿入され、1/2回路726がラッチ724と加算器727との間に挿入されている以外その構成は、図15に示す第7の実施の形態と同一である。

[0201]

本実施の形態の補正値生成回路 7 2 0 は、第 7 の実施の形態の補正値生成回路 4 7 0 の構成に対して、差動出力の負側の補正値生成系統と差動出力の正側の補正値生成系統に分けて 1 / 2 回路を挿入した構成であり、 1 / 2 回路の個数は増えるがその動作は第 7 の実施の形態の補正値生成回路 4 7 0 と同様で、本実施の形態の全体の動作も第 7 の実施の形態と同様で同様の効果がある。

[0202]

(実施の形態13)

図21は、本発明の第13の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図14に示す第6の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の補正値生成回路730は、カウンタ732、ラッチ733、734、加算器735、1/2回路736、加算器420への入力をカウンタ732の出力と1/2回路736の出力のいずれかに切り替えるスイッチSW5、カウンタ732の出力をラッチ733、734のいずれかに切り替えて入力するスイッチSW6を有している。また、カウンタ732の出力を減算さる減算器421と、加算器420の出力を切り替えてD/A変換器500a(500b)の入力するスイッチSW8を有し、コンパレータ600として第1の実施の形態で説明したオフセット調整機能付コンパレータを使用せず、通常の比較測定動作にオフセットがあるコンパレータ使用している。他の構成は図14に示す第6の実施の形態と同様である。

[0203]

D/A変換器500a(500b)のオフセットをキャンセルするのに先立ち、コンパレータ600の入力段に設けられているスイッチSW4をa端子側に切り替えて、スイッチSW4と連動するスイッチSW6、SW8をa端子へ接続する。また、スイッチSW5はb端子へ接続する。これにより、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(負)とを比較し、Aーのオフセットキャンセルを行う。その結果はラッチ733で保持される。

[0204]

次に、スイッチSW4、SW6、SW8をb側に切り替える。このとき、コンパレータ600は非反転端子に接続されているVrefと反転端子に接続されているD/A変換器500a(500b)の差動出力(正)とを比較し、A+のオフセットキャンセルを行う。その結果はラッチ734で保持される。

[0205]

この一連の動作の後、スイッチSW5をa端子側へ切り替え、ラッチ733とラッチ734の値を加算器735で演算し、1/2回路736で1/2の値にして、加算器420に入力する。つまり、D/A変換器500a(500b)の入出力にオフセットがある場合には、そのオフセットを打ち消すような補正値が、補正値生成回路470から出力され、加算器420において、その補正値が入力信号に与えられる。

[0206]

その際、A-がVrefよりも低い場合、その場合、コンパレータ600の出力がハイレベルになって、カウンタ732がカウントアップし、減算器421は I(Q)からカウント値を減算してD/A変換器減産して500a(500b)に入力するため、A-は上昇する。A-がVrefになった時点で、カウンタ732の動作が終了すると共に、その時のカウント値がラッチ733に保存される。

[0207]

A+がVrefよりも低い場合も、コンパレータ600の出力がハイレベルになって、カウンタ732がカウントアップし、加算器420はI(Q)からカウント値を加算してD/A変換器500a(500b)に入力するため、<math>A+は上昇する。A+がVrefになった時点で、カウンタ732の動作が終了すると共に、その時のカウント値がラッチ734に保存される。

[0208]

本実施の形態のその後の動作は図14に示す第6の実施の形態と同様で、通常のコンパレータ600を用いてD/A変換器500a(500b)のオフセットキャンセル精度を向上させることができる。

[0209]

(実施の形態14)

図22は、本発明の第14の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図21に示す第13の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の構成は、補正値生成回路740の加減算回路(アップダウンカウンタ)742が、第の13実施の形態のカウンタに代わって使用されているだけで、他の構成は第13の実施の形態と同様である。

[0210]

本実施の形態によれば、補正値生成回路740に加減算回路742を用いることにより、D/A変換器500a(500b)のオフセットキャンセル精度を向上させると共に、オフセットキャンセル時間を短くすることができる。

[0211]

(実施の形態15)

図23は、本発明の第15の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図21に示す第13の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の補正値生成回路750にて、1/2回路753がカウンタ752とスイッチSW6との間に挿入されている以外その構成は、図21に示す第13の実施の形態と同一である。

[0212]

本実施の形態の補正値生成回路 7 5 0 と第 1 3 の実施の形態の補正値生成回路 7 3 0 の構成は 1 / 2 回路の挿入位置が異なるだけで、その動作は同様であるため、本実施の形態の全体の動作も第 1 3 の実施の形態と同様で、同様の効果がある。

[0213]

(実施の形態16)

図24は、本発明の第16の実施の形態に係るオフセット補償装置の構成を示す回路図である。但し、図22に示す第2の実施の形態と同様部分には同一符号を付して説明する。本実施の形態の補正値生成回路750にて、1/2回路753がカウンタ752とスイッチSW6との間に挿入されている以外その構成は、図22に示す第14の実施の形態と同一である。

[0214]

本実施の形態の補正値生成回路 7 6 0 と第 1 4 の実施の形態の補正値生成回路 7 3 0 の構成は 1 / 2 回路の挿入位置が異なるだけで、その動作は同様であるため、本実施の形態の全体の動作も第 1 4 の実施の形態と同様で同様の効果がある。

[0215]

【発明の効果】

以上説明したように、請求項1に記載の発明によれば、差動増幅回路を演算増幅回路として動作させ、その出力の逆相信号を差動増幅回路を形成する一方のトランジスタにフィードバックすることにより比較精度を向上させることにより、簡単な回路で安価に比較精度を向上させることができる。

[0216]

請求項2に記載の発明によれば、電子装置のオフセットの測定を比較手段側の オフセットの影響を排除して行うことにより、電子装置の高精度なオフセットキャンセルを行うことができる。

[0217]

請求項3、10に記載の発明によれば、比較手段のエラー信号の収束値を簡単なカウンタで精度良く計数することができる。

[0218]

請求項4、11に記載の発明によれば、比較手段のエラー信号の収束値を簡単な加減算回路で精度良く計数するにより、電子装置の高精度なオフセットキャンセルに要する時間を短縮することができる。

[0219]

請求項5に記載の発明によれば、電子装置のオフセットの測定で得られる収束値の半分から本来必要なオフセット補正値の半分を生成し、これをオフセット補正値とすることにより、電流加算型D/A変換器のオフセットキャンセルも高精度に行うことができる。

[0220]

請求項6に記載の発明によれば、電子装置のオフセットの測定を安価で比較精

度の高い比較回路で行うことにより、電子装置の高精度なオフセットキャンセル を安価に行うことができる。

[0221]

請求項7に記載の発明によれば、電子装置の反転出力信号と非反転出力信号の オフセットの測定を比較手段でそれぞれ行って得られた収束値に含まれる前記比 較手段のオフセットがキャンセルされるような演算を行って補正値を求めること により、通常の比較手段を用いて電子装置の高精度なオフセットキャンセルを安 価に行うことができる。

[0222]

請求項8、9に記載の発明によれば、反転出力信号と非反転出力信号のオフセットの測定で得られた収束値を加算して前記収束値に含まれるオフセットをキャンセルすることにより、簡単な回路で通常の比較手段が持つ測定時のオフセットを排除することができる。

[0223]

請求項12に記載の発明によれば、D/A変換器の高精度なオフセットキャン $_{o}$ セルを安価に行うことができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る比較回路の構成を示す回路図。

【図2】

図1に示すトランジスタの構造例を示す回路図。

【図3】

第1の実施の形態の比較回路の基準電位調整動作を説明する回路図。

図4

第1の実施の形態の比較回路の作動対トランジスタの電流能力オフセット調整 動作を説明する回路図。

【図5】

第1の実施の形態の比較回路のカレントミラーの電流オフセット調整動作を説明する回路図。

【図6】

第1の実施の形態の比較回路のトランジスタN1の基板電位の調整動作を説明 する回路図。

【図7】

第1の実施の形態の比較回路の作動回路にオフセットを与えた場合のトランジスタN1の基板電位の調整動作を説明する回路図。

【図8】

図1に示すトランジスタの基板電位とソース電位並びにクランプ電位の相互関係を示す図。

【図9】

図1に示す比較回路の作動対をPNPトランジスタで構成した場合の回路図。

【図10】

本発明の第2の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図11】

本発明の第3の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図12】

本発明の第4の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図13】

本発明の第5の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図14】

本発明の第6の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図15】

本発明の第7の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図16】

本発明の第8の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図17】

本発明の第9の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図18】

本発明の第10の実施の形態に係るオフセット補償装置の構成を示す回路図。

【図19】

本発明の第11の実施の形態に係るオフセット補償装置の構成を示す回路図。 【図20】

本発明の第12の実施の形態に係るオフセット補償装置の構成を示す回路図。 【図21】

本発明の第13の実施の形態に係るオフセット補償装置の構成を示す回路図。 【図22】

本発明の第14の実施の形態に係るオフセット補償装置の構成を示す回路図。 【図23】

本発明の第15の実施の形態に係るオフセット補償装置の構成を示す回路図。 【図24】


本発明の第16の実施の形態に係るオフセット補償装置の構成を示す回路図。 【符号の説明】

- 10 寄生ダイオード
- 11 P型基板
- 12 N型ウエル
- 14、16 P型ウエル
- 50 作動增幅回路
- 400 オフセット調整機能付コンパレータ
- 409 定電圧源
- 410 位相調整回路
- 411, 430, 440, 450, 460, 470, 480, 490, 70
- 00、710、720、730、740、750、760 補正値生成回路
 - 412、442、462、492、712、732、752 カウンタ
 - 420, 465, 475, 485, 496, 706, 717, 727, 73
- 5、745、756、766 加算器
 - 4 2 1 減算器
- 432、452、472、482、702、722、742、762 加減 算回路


- 434, 444, 454, 463, 464, 473, 474, 483, 48
- 4, 494, 495, 704, 705, 713, 714, 723, 724, 73
- 3、734、743、744、754、755、764、765 ラッチ
 - 443,453,466,476,486,493,703,715,71
- 6、725、726、736、746、763 1/2回路
 - 461、471、481、491、701、711、721 インバータ
 - 500a(500b) D/A変換器
 - 600 コンパレータ
 - C1 コンデンサ
 - IS1、IS2 定電流源
 - N1、N2 NMOSトランジスタ
 - N 3 、N 4 定電流源トランジスタ
 - P1、P2 負荷トランジスタ
- SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW10 スイッチ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】





VC: クランプ電圧


VF:寄生ダイオード10の順方向電圧

NK:ソース電圧


VA1:初期オフセットを与えない場合の初期基板電位

VA2:初期オフセットを与えた場合の初期基板電位 VQ:初期オフセットによるシフト電圧


---: 基板パイアス




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】D/A変換器におけるオフセットを安価且つ高精度にキャンセルする。 【解決手段】スイッチSW4をa端子側にしてD/A変換器500a(500b)のAーの差動出力のオフセットをコンパレータ400に保持し、基準電圧に反映させた後、SW4をb端子側にしてA+の差動出力のオフセットをコンパレータ400で測定し、エラー信号をカウンタ412に出力してカウントアップさせる。カウント値を1.7Vに加算してD/A変換器500a(500b)に入力することを繰り返し、エラー信号が反転した時点のラッチに保持されたカウント値をオフセット補正値とする。

【選択図】 図10

特願2003-119925

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社